您的当前位置:首页正文

数字课程设计-8路抢答器

2023-09-12 来源:趣尚旅游网


《电子技术》课程设计报告

学 院: 工程学院 专 业: 电气工程及其自动化 班 级: 08级电气四班 姓 名: 张威威 学 号: 220080725 指导教师: 马晓娜(讲师)

止日期:2010年12月20日~2010年12月26日

目 录

1.课程设计目的...................................................... 2 2.课程设计题目和要求................................................ 3 3.设计内容.......................................................... 3 3.1整机框图.......................................................3 3.2各部分电路设计.................................................3 3.2.1抢答电路.................................................3 3.2.2秒脉冲产生电路..........................................7 3.2.3定时器电路...............................................8 3.3整机电路.......................................................9

4.设计总结......................................................... 11 参考书目........................................................... 11 附录............................................................... 12

1

实习报告的内容如下:

1课程设计目的 1.1设计指标

1、计一个智力竞赛抢答器,可同时供8名选手或8个代表队参加比赛,他们的编号分别是0、1、2、3、4、5、6、7,各用一个抢答按钮,按钮的编号与选手的编号相对应,分别是S0——S7。

2、给节目主持人设置一个控制开关,用来控制系统的清零(编号显示数码管显示8)和抢答的开始。

3、抢答器具有数据锁存和显示的功能。抢答开始后,若有选手按动抢答按钮,编号立即锁存,并在LED数码管行显示出选手的编号。此外,要封锁输入电路,禁止其他选手抢答。

4、抢答器具有定时抢答的功能,且一次抢答的时间可以由主持人设定(如30s)。 当节目主持人启动“开始”键后,要求定时器立即减计时,并用显示器显示,同时扬声器发出短暂的声响。

5、参赛选手在设定的时间内抢答,抢答有效,定时器停止工作,显示器上显示选手的编号和抢答时刻的时间,并保持到主持人将系统清零为止。

6、 如果定时抢答的时间已到,却没有选手抢答时,本次抢答无效,系统短暂报警,并封锁输入电路,禁止选手超时后抢答,时间显示器上显示00。

2

2.课程设计题目和要求

设计题目智力竞赛抢答器

要求:1)八名选手参加比赛,编号为0、1、…、7,每人一个抢答按钮。 2)节目主持人用开关控制系统的清零和抢答开始。

3)抢答器具有锁存和显示第一个抢答者的编号并禁止其他选手抢答的功能。

4)抢答器在主持人启动后开始抢答,具有30计时功能,在30秒内抢答有效,停止计时并显示抢答时刻

5)30秒内无人抢答时,本次抢答无效,并禁止选手抢答

3.设计内容

3.1整机框图

按功能要求,抢答器应该有抢答电路、控制电路、锁存电路、译码显示电路、

定时电路和报警电路等几部分组成,其原理框图见6-39.其中抢答电路的作用是在外加信号的控制下对抢答者的输入信号进行编码,编码后经锁存电路锁存并送译码显示电路显示出抢答者的编号。另外,优先编码器的优先扩展输出端还可以作为定时电路的控制信号,即当一个抢答者在30秒内按下抢答器控制按钮时,则其余人的抢答输入将无效,并且秒计数器也随之停止计数。这样当主持人按下开始按钮时,外部清除/起始信号进入门控电路,产生编码选通信号,使编码器开始工作,等待数据输入。此时一旦抢答者按下按钮,则产生的低电平信号立即被优先编码器编码,经过锁存电路锁存并通过显示译码器到LED显示器上显示相应数字。与此同时,将编码器的优先扩展引回门控电路,使门控电路输出反向,优先编码被禁止工作,直到主持人再次按下按钮,才进入下一次抢答。

图6-39

3

3.2 各部分电路设计 3.2.1.抢答电路

1)抢答电路的主要作用是分辨出抢答者按键的先后,锁存并显示抢答者的号

码,同时能使后抢答者的按键无效。电路如图6-40所示。

图6-40 抢答电路

它主要有以下几个部分组成:

4

1 4个D触发器构成出发与锁存按键; ○

2优先编码器74HC148; ○

34线-7段显示译码器4511和共阴LED显示器。这部分工作原理如下: ○

CD4511引脚功能:

BI:4脚是消隐输入控制端,当BI=0 时,不管其它输入端状态是怎么样的,七段数码管都会处于消隐也就是不显示的状态。

LE:锁定控制端,当LE=0时,允许译码输出。 LE=1时译码器是锁定保持状态,译码器输出被保持在LE=0时的数值。

LT:3脚是测试信号的输入端,当BI=1,LT=0 时,译码输出全为1,不管输入 DCBA 状态如何,七段均发亮全部显示。它主要用来检测数7段码管是否有物理损坏。

A1、A2、A3、A4、为8421BCD码输入端。

a、b、c、d、e、f、g:为译码输出端,输出为高电平1有效。

CD4511的里面有上拉电阻,可直接或者接一个电阻与七段数码管接口

cd4511是常用的七段数码管显示译码芯片,他的驱动能力强稳定性高,在单片机系中得到

了广泛的应用。主要功能:BCD锁存,7段译码,驱动器

cd4511管脚功能介绍如下:

LE:锁定控制端,当LE=0时,允许译码输出。 LE=1时译码器是锁定保持状态,cd4511输出被保持在LE=0时的数值。 A1、A2、A3、A4、为8421BCD码输入端。

a、b、c、d、e、f、g:为译码输出端,输出为高电平1有效。

BI:4脚是消隐输入控制端,当BI=0 时,不管其它输入端状态如何,七段数码管均处于熄灭(消隐)状态,不显示数字。

5

LT:3脚是测试输入端,当BI=1,LT=0 时,译码输出全为1,不管输入 DCBA 状态如何,七段均发亮,显示“8”。它主要用来检测数码管是否正常。

8421BCD码对应的显示图 :

输 入 输 出 LI 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 D X X 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 X C X X 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 X B X X 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 X A X X 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 X a 1 0 1 0 1 1 0 1 0 1 1 1 0 0 0 0 0 0 b 1 0 1 1 1 1 1 0 0 1 1 1 0 0 0 0 0 0 c 1 0 1 1 0 1 1 1 1 1 1 1 0 0 0 0 0 0 d e f 1 1 1 0 0 0 1 1 1 0 0 0 1 1 0 1 0 0 0 0 1 1 0 1 1 1 1 0 0 0 1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 锁 存 g 1 0 0 0 1 1 1 1 1 0 1 1 0 0 0 0 0 0 显示 8 消隐 0 1 2 3 4 5 6 7 8 9 消隐 消隐 消隐 消隐 消隐 消隐 锁存 LE X X 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 BI X 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

主要功能如下:当主持人按下开关时,数码管不显示,因为译码器BI端无效,当有

6

键按下时,优先编码器的GS关翻转变成0,经过D触发器,使D触发器原有的状态(原状态位0)变为高电平,是译码器有效!从而显示出数据。显示出数据以后优先编码器的EO端会给脉冲一个屏蔽信号,同时返回给74148优先编码器的EI端一个使能无效信号,使第一个按下键后,优先编码器不工作。这样就达到了抢答的效果。

3.2.2秒脉冲产生电路

秒脉冲产生电路采晶振和分频电路来实现,晶振通过并联两个电容产生稳定的晶振频率,这里的电容器到谐振作用,此电路图中的晶振采用 32768Hz的信号

图3-1 COMS晶体振荡器 图3-2 CD4046内部框图

图3-1所示电路通过CMOS非门构成的输出为方波的数字式晶体振荡电路,这个电路中,CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路,U2实现整形功能,将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电 阻R1为非门提供偏置,使电路工作于放大区域,即非门的功能近似于一个高增益的反相放大器。电容C1、C2与晶体构成一个谐振型网络,完成对振荡频率的控制功能,同时提供了一个180度相移,从而和非门构成一个正反馈网络,实现了振荡器的功能。由于晶体具有较高的频率稳定性

7

及准确性,从而保证了输出频率的稳定和准确。

晶体XTAL的频率选为32768Hz。该元件专为数字钟电路而设计,其频率较低,有利于减少分频器级数。

从有关手册中,可查得C1、C2均为22pF。当要求频率准确度和稳定度更高时,还可接入校正电容并采取温度补偿措施。由于CMOS电路的输入阻抗极高,因此反馈电阻R1可选为22MΩ。较高的反馈电阻有利于提高振荡频率的稳定性。

通常,数字钟的晶体振荡器输出频率较高,为了得到1Hz的秒信号输入,需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路,一般采用多级2进制计数器来实现。例如,将32768Hz的振荡信号分频为1Hz的分频倍数为32768(215),即实现该分频功能的计数器相当于15极2进制计数器。

本实验中采用CD4060来构成分频电路。CD4060在数字集成电路中可实现的分频次数最高,而且CD4060还包含振荡电路所需的非门,使用更为方便。 CD4060计数为14级2进制计数器,可以将32768Hz的信号分频为2Hz,其内部框图如图3-3所示,从图中可以看出,CD4060的时钟输入端两个串接的非门,因此可以直接实现振荡和分频的功能。

图3-3 CD4046内部框图

信号从CD4060输出后,得到2Hz的信号,再经过一个D触发器分频,得到1Hz的时钟信号,本实验采用74HC74 D触发器进行二分频,电路如图3-4。 实物图如图3-5,,右下方为晶振电路,产生32768Hz信号,经右上方CD4060分频得到2Hz脉冲,再经左上方74HC74的D触发器分频后得到1Hz时钟信号。

3.2.3定时器电路

定时器的功能是完成30秒计时,并显示第一个抢答者按下按钮的时刻,计数器由两片74HC161级联构成,计数器的输出送译码显示电路。具体连接电路见图3.2.2。由图可知个位计数器D3D2D1D0=0000,十位计数器D3D2D1D0=0000,加计数脉冲CP由秒脉冲电路的输出提供,个位计数器的Q3Q0输出端通过与非门电路与十位计数器的CP相连,同时与各位的LOAD同步置数端相连。十进制的Q1Q0通过一个与非门与十位的LOAD,个位的MR清零端相连,从而构成30进制加法计数器。当主持人控制的开关S打在清零档时,

8

计数器置00秒。当S打到开始档时则可进行抢答。图3.2.2(2)定时器电路

图3.2.2

3.3整机电路

将上述几部分按信号逻辑关系连接起来即构成整机电路,具体见图3.3图

中门电路的作用是保证信号之间的相互关系能满足电路的逻辑要求。抢答器的工作情况如下:

当主人将开关S打到“清零”档时,计数器置00,显示00秒。如果将开关打到

“开始”档时,计数器进行计时,通过JK触发器给74HC148的EI引脚低电平优先编码器处于工作状态。当S0~S7中任何一个按钮开关按下时,GS由低电平变为高电平,通过D触发器连接到译码器的使能BI端,同时EO通过门电路和JK触发器当有人按下抢答按钮时,来屏蔽秒脉冲,这时倒计时停止,并显示抢答者编号。

在30秒倒计时期间无人强大时,即当计数器计到30时,通过U4这个与非门再

9

通过非门给或门一个高电平,使优先编码器无效,即屏蔽了其他人再次按键。

10

4.设计总结

开始时候我打算用555来产生时钟信号,原因是方便且用的芯片较少,但后来

拿到原件后换成晶振了。虽然有些麻烦,但晶振电路输出的脉冲回比555定时器产生的脉冲精确一些,还有在方针是出现很多问题,比如小时进位,老是十进位,达不到先十进位后4进位,最终的解决方案是用两个与非门检测计数其输出信号,其中一个是检测小时个位的十进位,另一个检测小时高位的2进位和地位的4进位。从而解决问题。

这样的课程设计真的很有意义,第一次自己真真切切的动手设计产品,感觉自

己学会了很多,成长了很多,我会深深的记住这次,记住这次饱含我汗水的综合课程设计。这次也发现了自身很多的不足,许多的基本电路都不是很熟悉,在画原理图的时候就不停的找以前的教材,以后还得多看看教材,牢记一些基本的电路。

此次课程设计给了我一个很好的提高设计电路能力的机会。让我更能理解那些课本上的理论知识。但是我们都知道,那样的记忆只是一时的,很快你就会忘记。通过在实践中发现问题,进而去书本中找相关的知识去解决问题,从而巩固了理论知识。那样的知识是你从根本上去认识它,理解它,所以你的记忆时间会很长。最后在这里忠心的感谢老师安排了这次综合课程设计,感谢指导老师的辛勤付出。

参考书目

[1] 竺可桢. 物理学. 北京:科学出版社,1973.

[2] 张昆,冯立群,余昌钰,等. 机器人柔性手腕的球面齿轮设计研究. 沈阳工业大学学报,1994, 34(2): 1-7.

参考文献表根据《沈阳工业大学学报编排规范》的要求书写,作者姓名写到第三位,余者写“,等”或“,et al.”。

[序号]作者.书名.出版地:出版者,出版年.

11

附录

元器件 序号 1 2 3 4 5 6 7 8 名 称 七段译码器 型 号 74HC4511 数量 3 2 1 1 2 1 3 1 8×1KΩ 21×510Ω 2 10 SPD A694B 74HC4060 3 1 1 1 十六进制加计数器 74HC161 晶振 优先编码器 RS锁存器 与非门 非门 与门 32768Hz 74HC148 74HC279 74LS00 74LS04 74LS11D 根据具体要求 22p 9 电阻 10 12 13 15 17 18

电容 开关 共阴极显示器 开关 发光二极管 分频器

12

13

因篇幅问题不能全部显示,请点此查看更多更全内容